LR1023串化器和LR1224解串器由一对10bits并串/串并转换芯片，用于LVDS差分底板上传和接收10MHz 至100MHz的并行字速率的串行数据。加载起始停止位后，转换为一个串行数据速率120Mbps至1200Mbps负载编码的输出上电时，这一对芯片可通过一个内部产生的SYNC样本信号同步模式或者解串器可同步到随机数据来初化。
通过使用同步模式，解串器可在特定的、更短的时间参数内建立锁定。当没有数据传输要求，设备可被设定并进入到掉电模式。另外，一种模式可以通过设置输出脚为高阻态以避免PLL失锁。LR1023和LR1224-40℃至85℃的特征